

CPU-ontwerp gebruikt technologie van Handshake Solutions

De Klokløze Processor



Microprocessoren zijn sinds jaar en dag gebaseerd op centrale klokbesturing, maar asynchrone logica is thans ook tot de CPU doorgedrongen. De voordelen zijn: laag stroomverbruik, lage elektromagnetische emissies en bestendigheid tegen variaties in stroom, spanning en temperatuur. De ARM968HS is klokløos, maar heeft precies dezelfde instructieset als de ARM9E familie.

HANS VAN THIEL

Het begon in 1986 met een researchproject van Philips onder de naam Handshake Solutions. Dit is inmiddels een onderdeel van Philips Technology Incubator, een zakelijk onderdeel dat er speciaal op gericht is om innovatieve technologieën naar de markt te brengen. De allereerste fase van dit Philips-onderzoek op het gebied van asynchrone logica is overigens nog ouder en vond plaats onder de naam Tangram.

Het spectaculairste succes, tot nu toe, van Handshake Technologies is de introductie in 2006 van de ARM968HS, de eerste 32-bit RISC-microprocessor ter wereld die geen klok gebruikt maar een request-acknowledge protocol (handshaking).

De Philips-dochter zelf levert al langer het HT80C51-ontwerp, een klokløze versie van de 80C51 8-bit microcontroller. Beide processoren bieden de programmeur precies hetzelfde als hun geklokte versies en beide kunnen ook worden getest met standaardmethodieken.

De belangrijkste voordelen van handshaking boven geklokte dataverwerking zijn een lager stroomverbruik en minder elektromagnetische emissies. Het eerste is mogelijk omdat alleen die registers die daadwerkelijk in gebruik zijn worden aangestuurd. Bij een centrale klok krijgen alle IC-elementen bij elke tik of overgang een elektrische

puls en dat kost energie. De EME is lager omdat er geen periodiek signaal is met bijbehorende boventonen. Handshaking heeft in het algemeen een onregelmatige distributie, met alle gunstige gevolgen van dien. Vervanging van de klok door een communicatieprotocol verhoogt ook de bestendigheid tegen variaties in stroom, spanning en temperatuur.

Asynchrone logica

Het principe is, in tegenstelling tot de uitwerking, eenvoudig. De ene databuffer (latch) maakt data beschikbaar voor de andere door een Req-signaal, en als de gegevens zijn opgeslagen stuurt de ontvanger een Ack-signaal terug. De combinatorische logica tussen de databuffers is daarbij transparant. Een register kan de bits van een voorganger invoeren en opslaan zodra de opvolger de gegevens die het register zelf verstuurd heeft ontvangen en opgeslagen. Hierdoor kunnen geen eenheden (tokens) verloren gaan of uit het niets ontstaan en evenmin kunnen data-eenheden elkaar inhalen.

De stroom (flow) van data-eenheden (tokens) is een model voor handshake-processing dat onafhankelijk is van de implementatie. Het is vergelijkbaar met het register transfer level (RTL) model voor geklokte verwerking (ref. 1). De implementatie kan niveaugestuurd

of flankgestuurd zijn (zie figuur 1). De eerste methode staat bekend als 'Four-Phase' of 'Return to Zero' omdat elke transactie een volledig Req- en Ack-signaal gebruikt. 'Two-Phase' of 'Non-Return to Zero' kan met dezelfde signalen twee transacties afhandelen. De keus lijkt niet moeilijk, maar flanksturing vereist meer elementen op de chip en uiteindelijk ontlopen de prestaties elkaar niet veel. Dat was althans de bevinding van onderzoekers aan de universiteit van Manchester (ref. 2). Ook voor datasignalering bestaan er twee mogelijkheden. 'Bundled Data' of 'Single Rail' werkt met de gebruikelijke datalijnen en twee besturingslijnen. 'Dual-Rail' gebruikt twee lijnen voor elk databit, waarmee behalve de Boolewaarden ook een 'geen data' toestand kan worden aangegeven.

De besturing van een chip zonder klok, en dan met name het administreren van de datapakketten in een circuit, is veel moeilijker dan met een klok. Een lineaire pijplijn kan in principe zonder lege tokens, ofwel bellen (bubbles), functioneren maar een daadwerkelijk IC bevat splitsingen en samenknopingen. De drievoudige logica van 'dual rail' vergemakkelijkt de besturing van de tokenstroom.


Een andere oplossing is het gebruik van speciale sequentiële componenten, zoals het Muller C element dat functioneert als een asynchrone set-reset latch. Als de twee invoerlijnen van een Muller C element 0 zijn is de uitvoer 0, als de inputs 1 zijn is de output 1 en bij andere combinaties verandert de uitvoer niet.

Een tweede probleem rond asynchrone logica is de tijdtoekenning voor het stabiliseren van de signalen. Bij een klok is dit de tijd tussen de overgangen,

	Frequentie (equiv. MHz)	Prestatie (DMIPS)	Vermogen (mW/equiv. MHz)	Poorten (NAND2 equiv.)
ARM968HS	77	83	0,045	89 K
ARM968E-S	100	107	0,13	88 K

Tabel 1. Een vergelijking tussen de klokløze (HS) en de geklokte (E-S) ARM-processor. Frequenties en prestaties zijn nominaal, bij 1,2V en 25 °C. (Bron: Handshake Solutions slechts een gedeelte weergegeven).

Microprocessor



De klokloze HT80CS1 van Handshake Technologies.

maar bij handshaking moeten er, zonder toepassing van speciale elementen, vertragingen (delays) worden ingebouwd.

Ontwerpen

De ontwerpen van Handshake Technologies gebruiken het 'four-phase single rail protocol', dat geen speciale asynchrone standaardcellen vereist. In principe kunnen de ontwerpen ook met andere technieken worden geïmplementeerd, maar de gekozen oplossing heeft als voordeel dat de delay-ketens en de logic-blokken allemaal op dezelfde manier worden beïnvloed door

schommelingen in stroom, spanning en temperatuur. Deze techniek van self-timing resulteert dan in heel bestendige circuits. De besturingscellen zijn opgebouwd uit alternerende NAND- en NOR-poorten en zijn beschikbaar in een 'library' met aangegeven tijdsparameters. Meestal wordt een veiligheidsmarge van 20% aangehouden.


Handshake Technologies heeft met TiDE (Timeless Design Environment) een eigen ontwikkelomgeving. Er is ook een met VHDL en Verilog vergelijkbare programmeertaal voor asynchrone ontwerpen, het bedrijfseigen Haste. TiDE 5.0 is gebruikt bij het ontwerp van

de ARM9g6HS en bevat ondersteuning voor scan-test en layout met tools van Cadence, Synopsis en Magma. Handshake Solutions is ook een samenwerking aangegaan met Mentor Graphics voor het testen van klokloze ontwerpen.

Op dit moment liggen de belangrijkste voordelen van asynchrone microprocessors in het stroomverbruik en de elektromagnetische interferentie. Zo gebruikt de klokloze variant driemaal minder stroom dan de vergelijkbare ARM968E-S processor. Tabel 1 lijkt aan te geven dat de prestaties van beide technologieën nog niet gelijkwaardig zijn, maar een benchmark is uiteraard niet het enige criterium voor toepassing. Bovendien is de ARM9g6HS de eerste commerciële 32-bits klokloze processor ter wereld. Meer toepassing, meer ervaring en meer en betere tools zullen leiden tot verdere verbetering van asynchrone ontwerpen. ■

Referenties:

- 1.) J. Sparsø. Asynchronous circuit design - a tutorial. Chapters 1-8 (beschikbaar op ref. 2) in J. Sparsø and S. Furber (eds.), Principles of asynchronous circuit design - A systems perspective. Kluwer Academic Publishers, 2001.
- 2.) Asynchronous Logic portaal: <http://www.ccs.manchester.ac.uk/apt/async/>



Figuur 1. Asynchrone logica kan op verschillende manieren worden geïmplementeerd. De ontwerpen van Handshake Solutions gebruiken 'four-phase bundled data', wat hetzelfde is als 'four-phase single rail'. (Bron: Erik Brunvand, University of Utah, VS, beschikbaar op ref. 2).